Chip planning 개요

하나의 Chip을 만들기 위해서는 여러 계층 Module들이 필요하다.

 

그리고, 이 Module들이 어느 위치에 배치되어 있느냐에 따라서 Chip의 성능은 변할 수 있다.

 

따라서 설계자는 Chip을 단순하게 기능만 구현하는 것이 아니라, Module의 배치나 I/O Pin 위치를 다르게 함으로써 가장 특성이 좋은 경우를 찾아야 한다.

 

이를 Chip planning이라고 하며, 크게 3 단계로 나뉜다.

 

 

Chip planning을 설명하기 위한 그림

 

 

1. Floorplanning

: Chip의 밑그림을 그리는 작업이다. 사용할 구간과 사용하지 않을 구간을 나누기도 하고, 수직/수평으로 밑그림을 나누어서 추후 Cell을 배치할 공간을 만든다.

 

+ 사용할 구간과 사용하지 않을 구간을 나누는 이유는 무엇일까?

Chip 내부에는 여러 모듈들이 존재한다. 하지만 그 모듈을 전부 한 팀에서 작업하지는 않으니, 각 팀에서 맡는 모듈들을 서로 제작하여 추후에 통합한다. 하지만 이 과정에서 팀끼리 Chip 내부의 공간 배치를 사전에 협의하지 않았다면, 배치 충돌이 일어날수도 있다. 따라서, Chip 내부에서 각 팀이 Module을 설계할 수 있는 공간과 다른 팀이 설계해야 할 공간을 구분하여 밑그림을 그리는 것이다. (정리하면, 각 팀마다 설계할 수 있는 공간이 정해져 있다는 의미)

 

2. Pin assignment

: Chip 내부의 Module들도 서로 Communication을 하는데, 이때 어느 위치에 Pin을 구현해야 할지도 중요하다.

(서로의 최단거리가 되는 지점이 가장 나을 것이다.)

 

(+ I/O placement : Module이 아니라 Chip I/O Pad의 위치를 정해주는 것)

3. Power planning

: 이름과 같이 각 모듈에 균등하게 Power network를 구성하는 것이다.