-
[Design Compiler 작업 흐름]전공/Design Compiler 2021. 4. 28. 18:22
Design Compiler를 이용하여 RTL to Gate-level-netlist를 얻는 대략적인 흐름이 필요할 것 같아 작성하였다.
해당 시리즈는 Design Compiler user guide를 토대로 작성된다.
기본적인 합성 과정 Design Compiler User Guide_Version F-2011.09-SP2, December 2011.pdf6.35MB'전공 > Design Compiler' 카테고리의 다른 글
[Design Compiler 작업 흐름] 2. Design 파일 읽기 (0) 2021.04.28 [Design Compiler 작업 흐름] 1. Library 설정 (0) 2021.04.28 Path 명령어 및 예제 정리(.sdc) (0) 2021.04.01 get_ports/get_pins/get_nets의 차이점(.sdc) (0) 2021.03.31 Timing 명령어 및 예제 정리(.sdc) (0) 2021.03.31